Research Brief · R&D Productivity

AI 驱动的 CAD 自动 Change List 调研报告

面向消费电子研发团队，在工程师无感的前提下，自动记录 OrCAD、Allegro、Creo、UG/NX 等设计文件的变更，形成可追溯、可评审、可沉淀的 change list 和风险提示。

01 · Executive Summary

管理层摘要

这不是单纯的“文件版本管理”问题，而是研发质量、跨专业协同和知识沉淀问题。最可行的方案是建设一个旁路系统，在不改变工程师主工作流的前提下，自动采集 CAD 变更证据，并生成面向评审的 change list。

推荐方向

后台无感记录

监听设计文件保存、关闭、提交或夜间批处理，自动生成版本快照。工程师不需要额外填写表单，系统从 CAD 数据本身提取事实。

技术路线

结构化快照优先

原理图转 netlist/BOM，Layout 转 placement/constraint/DRC/ODB++ 或 IPC-2581，3D 转 STEP/JT/BOM/质量属性，再进行确定性 diff。

AI 角色

从事实到洞察

AI 不直接判断 CAD 二进制差异，而是读取结构化 diff，自动生成摘要、影响范围、风险标签、评审问题和 ECO 草稿。

8-12 周可完成第一期 POC，验证 OrCAD + Allegro + 一个 3D 工具链。
80%+第一期建议覆盖关键对象变更识别率，而不是追求所有细节。
3 类输出事实清单、设计影响、风险提示三类结果。
0 表单面向工程师的额外录入负担应接近为零。
02 · Problem Framing

问题本质

工程师不愿意写详细 change list 是常态，不应把解决方案建立在“大家以后认真填写”这个假设上。应该让系统从设计数据里自动拿证据。

当前痛点

  • 文件版本有变化，但不知道真正的设计语义变化是什么。
  • 工程师提交说明过于笼统，例如“优化布局”“更新结构”“修复问题”。
  • 跨专业变化容易漏掉，例如连接器移动后结构开孔未同步。
  • 设计评审依赖经验和人工记忆，历史问题难以沉淀为规则。
  • PLM/PDM 有流程，但无法自动生成高质量技术 change list。

目标状态

  • 每次保存或提交后，系统自动生成可对比快照。
  • change list 来自 CAD 对象级 diff，可追溯到具体器件、网络、孔位、板框、零件。
  • AI 将技术 diff 转换成管理层和评审人员看得懂的摘要。
  • 高风险变化自动提醒，低风险变化自动归档。
  • 历史变更、问题单、测试失败、量产异常可以形成知识闭环。
关键设计原则：系统应“旁路增强”现有研发流程，而不是替代 CAD、PLM 或工程师评审。先做到无感、可信、可追溯，再逐步进入 ECO 和设计评审流程。
03 · Target Architecture

总体架构

推荐架构是六层：文件监听、版本快照、CAD 导出、结构化 diff、规则风险、AI 摘要。AI 位于证据链之后，避免幻觉成为质量风险。

1. 文件监听监听 CAD 文件夹、PLM vault、check-in、保存事件或夜间批处理。
2. 版本快照记录文件 hash、作者、时间、项目、阶段、原文件归档。
3. CAD 导出调用 OrCAD/Allegro/Creo/NX 官方脚本或批处理能力。
4. 结构化 Diff比较元件、网络、板框、坐标、约束、零件、几何属性。
5. 风险规则按 EMC、SI/PI、热、结构、供应链、认证分类打标。
6. AI 摘要生成 change list、评审问题、ECO 草稿和风险解释。

快照数据

每个版本保存原始文件和派生文件。原始文件用于审计，派生文件用于 diff。建议使用对象存储或 PLM vault 保存原文件，数据库保存结构化摘要。

证据链

每条 AI 摘要都应能回溯到具体 diff 条目。例如“连接器 J12 移动”应能看到旧坐标、新坐标、变化距离和来源文件。

增量处理

大 CAD 文件不适合频繁全量解析。建议文件稳定后触发，或在夜间批处理。关键提交节点则强制生成快照。

处理逻辑：从文件变化到 Change List

步骤系统动作关键判断输出物
触发 监听文件保存、关闭、PLM check-in、版本冻结、夜间扫描等事件。 文件是否稳定；是否为临时文件；是否属于受控项目；是否达到触发阈值。 待处理任务 job。
归档 复制原始 CAD 文件到受控存储，计算 hash，记录作者、机器、项目、阶段、文件路径。 同一文件 hash 是否已存在；是否与上一快照相同；是否缺少依赖文件。 原文件快照、元数据记录。
导出 调用 CAD 工具脚本或批处理，生成可比较的中间数据。 CAD 许可证是否可用；导出是否成功；导出版本是否与 CAD 文件匹配。 netlist、BOM、placement、constraint、STEP/JT、DRC、质量属性。
标准化 把各工具输出转成统一 JSON/表结构，统一单位、坐标系、命名、版本号。 RefDes、零件号、坐标单位、层名、装配层级能否对齐。 normalized snapshot。
Diff 与基准快照比较，生成对象级增删改移、规则变化、跨域不一致。 选择哪个基准版本；如何过滤噪声；哪些变化需要合并成同一主题。 结构化 diff 列表。
规则评分 按照风险规则给变化打标签、严重等级和建议动作。 是否涉及关键器件、认证边界、结构接口、高速/射频/电源网络。 risk findings。
AI 摘要 把 diff 和风险 findings 压缩成管理层摘要、工程评审问题和 ECO 草稿。 摘要是否可追溯；是否存在 AI 不确定结论；是否需要人工确认。 change list、风险摘要、评审问题。
发布 生成 HTML/PDF/Excel，推送到 PLM、邮件、企业微信、设计评审页面。 普通记录、提醒、阻断级风险分别走不同通知策略。 报告、通知、审计记录。

触发机制建议

  • 工作站 Agent：最接近工程师行为，可捕获保存/关闭事件，但部署和权限管理更复杂。
  • 文件服务器 Watcher：部署简单，适合共享盘/项目盘，但只能看到文件变化，难以识别 CAD 内部保存语义。
  • PLM/PDM Hook：最适合正式版本、ECO、release 节点，但无法覆盖工程师本地迭代。
  • 夜间批处理：对工程师零打扰，适合大文件和全量校验，但实时性较弱。

任务状态机

  • Pending：检测到变化，等待文件稳定和依赖文件齐全。
  • Snapshot：完成原文件归档和元数据记录。
  • Exporting：调用 CAD 工具生成中间数据，失败可重试。
  • Diffing：完成标准化和版本对比。
  • Reviewable：生成报告，进入人工评审或自动归档。
  • Blocked：发现阻断级风险，例如 ECAD-MCAD 接口不一致。

建议的快照数据模型

{ "snapshot_id": "PJT-A_DVT2_HW_20260710_221730", "project": "PJT-A", "stage": "DVT2", "author": "engineer_id", "tool": "Allegro", "tool_version": "需要从环境采集", "source_files": [ {"path": "main.brd", "hash": "sha256:...", "size": 184923104} ], "exports": { "placement": "placement.json", "net_summary": "nets.json", "constraints": "constraints.json", "drc": "drc.json", "manufacturing": "odb_or_ipc2581.zip" }, "baseline_snapshot_id": "PJT-A_DVT2_HW_20260709_183010", "status": "reviewable" }
实施细节上，建议把“导出器”设计成插件式：OrCAD Exporter、Allegro Exporter、Creo Exporter、NX Exporter 分别负责把原始工具数据变成统一快照。后续 diff、规则和 AI 层只依赖统一快照，不直接耦合具体 CAD 工具。
04 · Toolchain Mapping

工具链方案

不同 CAD 工具的数据语义不同，不能用同一种 diff 方法处理。硬件原理图偏“图/连接关系”，PCB 偏“对象/规则/几何”，3D 偏“装配/几何/干涉”。

领域 工具 建议自动导出内容 重点识别变化 实施方式
原理图 Cadence OrCAD Capture Netlist、BOM、元件属性、RefDes、封装、网络名、ERC 报告、层级页信息。 器件新增/删除/替换，网络连接变化，电源/复位/高速信号变化，No Connect 变化。 优先使用 OrCAD 自动化脚本、Tcl/Tk、批量导出能力，避免直接解析专有二进制。
PCB Layout Cadence Allegro 元件坐标、旋转、层、走线、via、shape、constraint、net class、DRC、ODB++/IPC-2581。 关键器件移动、板框/孔位变化、高速线长度/过孔/阻抗变化、电源铜皮变化、DRC 增减。 优先使用 Allegro SKILL、批处理报告、制造数据导出和约束报告。
3D 结构 Creo 装配 BOM、STEP/JT、质量属性、包络盒、材料、PMI、干涉检查结果、孔位/基准摘要。 零件替换、外形尺寸变化、孔位变化、卡扣/螺柱变化、重量/质心变化、间隙/干涉变化。 使用 Creo Toolkit、ModelCHECK、Creo View/Windchill 能力或批量导出中间格式。
3D 结构 UG / Siemens NX NX 装配树、JT/STEP、质量属性、PMI、干涉检查、零件版本、约束关系。 装配结构变化、零件几何变化、接口位置变化、结构干涉和制造约束变化。 使用 NX Open、Teamcenter 集成、JT 导出和几何比较工具。
跨域协同 ECAD + MCAD 板框、固定孔、连接器坐标、高度限制、禁布区、天线区域、散热界面、结构开孔。 ECAD-MCAD 不一致，结构改动未同步硬件，硬件改动未同步结构。 建立统一坐标系、零件号/RefDes 映射、关键接口对象库。

OrCAD Capture：原理图处理链路

处理对象推荐导出/采集Diff 主键典型 Change List
元件实例 RefDes、Part Number、Value、Tolerance、Package、Footprint、供应商属性、生命周期属性。 RefDes；若 RefDes 改名，则用位置/连接/属性相似度辅助匹配。 U12 型号替换；R34 阻值从 10k 改为 20k；C45 耐压从 6.3V 改为 10V。
网络连接 netlist、pin-to-net 映射、网络别名、层级端口、off-page connector。 net name + connected pins；对网络改名要做连接集合相似度匹配。 RESET_N 新增上拉；USB_DP 从 U3.12 改接到 U3.14；VBUS 增加测试点。
页面与层级 页名、层级 block、端口、跨页连接、页内对象统计。 page path + hierarchical block path。 新增电源管理页；蓝牙模块页删除调试接口。
ERC/规则 ERC 报告、未连接 pin、重复网络名、电源 pin 类型冲突。 rule id + object id + location。 ERC 从 12 项降为 3 项；新增 1 个未连接电源 pin 风险。
落地要点

OrCAD 的第一优先级是“生成稳定 netlist 和 BOM 快照”。原理图图形位置变化通常不是质量风险，除非影响层级、端口、连接关系或评审可读性，因此不建议第一期投入大量精力做图形级 diff。

Allegro PCB：Layout 处理链路

处理对象推荐导出/采集Diff 主键典型 Change List
器件布局 RefDes、坐标、旋转、层、封装、place bound、高度属性、锁定状态。 RefDes + footprint；对替换件需要关联原理图 BOM。 J12 向 X+ 移动 0.8mm；U8 从 TOP 移到 BOTTOM；BT 天线区域周边器件重新布局。
走线/Via net、segment、layer、width、length、via count、过孔类型、差分对成员。 net name + topology signature；细粒度对象 id 不稳定时按网络拓扑比较。 USB_DP/DM 过孔从 2 增加到 4；CLK_24M 线长增加 12.4mm。
约束 constraint manager 导出：class、net class、spacing、width、length、diff pair、impedance。 constraint set name + net/class。 USB 差分阻抗从 90ohm 改为 85ohm；DDR 地址线长度约束放宽。
板框/机械接口 outline、mounting holes、keepout、height limit、connector origin、DXF/IDF/IDX/STEP。 geometry type + normalized coordinate。 板框左上角倒角变化；H3 固定孔偏移 0.3mm；连接器中心点变化。
DRC/制造输出 DRC summary、错误详情、Gerber/ODB++/IPC-2581、钻孔表、叠层信息。 rule id + location + object signature。 阻焊桥违规新增 2 项；钻孔数量增加 4 个；叠层从 6L 改为 8L。
落地要点

Layout diff 很容易产生海量噪声。第一期应把规则聚焦在关键网络、关键器件、板框孔位、DRC 增减、约束变化上。普通线段微调可以聚合为“某网络拓扑/长度变化”，不要逐段报告。

Creo / NX：3D 结构处理链路

处理对象推荐导出/采集Diff 主键典型 Change List
装配结构 assembly tree、零件号、版本、实例路径、装配约束、抑制状态。 part number + instance path；无零件号时用文件名 + 装配路径。 新增右侧支架；上壳版本 A.03 替换为 A.04；某螺丝实例被删除。
质量属性 重量、体积、表面积、质心、惯量、材料、密度。 part number + version。 整机重量增加 3.2g；电池仓盖材料从 PC 改为 PC+ABS。
几何包络 bounding box、关键截面、孔位坐标、基准点、接口面、STEP/JT。 feature name 优先；没有稳定特征名时用几何位置和类型匹配。 H1/H2 孔位偏移；新增卡扣；上壳内部加强筋高度增加。
干涉/间隙 interference check、clearance check、最小间隙、碰撞对象对。 part pair + location。 上壳筋位与 U8 间隙从 1.4mm 降到 0.6mm；屏蔽罩与后壳发生干涉。
制造约束 壁厚、拔模角、圆角、PMI、公差、模具分型相关属性。 feature/PMI id + part number。 卡扣根部圆角变小；局部壁厚低于注塑规则；关键尺寸公差放宽。
落地要点

3D 比对分两层做：第一层用装配树、零件号、质量属性和包络做快速 diff；第二层只对关键件和接口件做几何/干涉精比。否则全量几何 diff 成本高、速度慢、误报多。

ECAD-MCAD 对齐逻辑

对齐对象ECAD 来源MCAD 来源关键规则
板框Allegro board outline、keepout、机械层。Creo/NX PCB 占位件、DXF/STEP/JT。轮廓面积、关键角点、倒角、开槽位置变化需同步。
固定孔mounting hole、drill table、padstack。螺柱、螺丝、壳体孔位。孔中心偏差超过阈值即提醒；孔径/沉孔变化需同步结构。
连接器RefDes 坐标、封装 origin、3D model origin。外壳开孔、接口窗口、按键/插拔空间。连接器移动但结构开孔未变化时列为高风险。
高度限制component height、package keepout、height region。壳体内腔、筋位、屏蔽罩、导热垫。最小间隙低于公差阈值时触发结构/硬件联合复核。
天线/射频净空antenna keepout、copper keepout、RF net。金属件、螺丝、装饰件、电池、FPC。净空区被金属或铜皮侵入时强提醒。
工具链实施的关键不是一次性拿到“完美数据”，而是先建立稳定的最小数据契约：对象 ID、位置、版本、属性、导出时间、来源文件、基准版本。只要这个契约稳定，后续规则和 AI 摘要可以持续迭代。
04A · Server-side Conversion

不打开工程师 EDA 工具的版本对比

这里有两条路线：一条是完全基于已导出的中间文件做对比，另一条是把 OrCAD/Allegro 的导出能力部署到服务器上自动运行。推荐第二条为主，第一条作为轻量补充。

路线 A

只对比中间格式

工程项目目录中要求同步保存 netlist、BOM、placement report、constraint report、Gerber/ODB++/IPC-2581 等文件。后台只读取这些文本/结构化文件，不调用 EDA 工具。

  • 优点：实现简单，不占用 EDA 许可证，服务器环境轻。
  • 缺点：依赖工程师或流程保证导出物及时更新，容易出现 CAD 源文件变了但中间文件没更新。
  • 适合：正式 release、投板归档、供应商交付包、已有强制输出规范的团队。
路线 B

服务器自动转换

工程师只保存 `.dsn/.brd` 等原始设计文件，后台识别版本变化后上传到转换服务器。服务器安装受控版本的 OrCAD/Allegro，通过脚本或批处理自动导出中间格式。

  • 优点：工程师无感，输出一致，可追溯，适合自动 change list。
  • 缺点：需要 Cadence 环境、许可证、脚本维护和队列调度。
  • 适合：希望真正无感、自动、可审计的研发组织。

推荐的服务器处理架构

1. Watcher监控项目盘/PLM 版本变化，发现 `.dsn/.brd` 或关联文件变化。
2. Package打包主文件、库文件、约束文件、封装库、3D 模型引用和配置。
3. Upload上传到转换服务器或任务队列，生成 job id。
4. Convert服务器调用 OrCAD/Allegro 自动导出 netlist、BOM、placement、constraint。
5. Normalize把导出物标准化成统一 JSON/表结构。
6. Diff + AI与上一快照对比，生成 change list 和风险摘要。

原理图：服务器侧转换输出建议

输出物内容用于识别备注
Netlist 网络、pin、器件实例、层级连接关系。 网络连接变化、pin 连接变化、网络重命名、跨页/层级连接变化。 这是原理图 diff 的核心数据。AI 不需要看原理图图形，先看 netlist。
BOM / CIS 属性表 RefDes、Value、MPN、封装、供应商、生命周期、替代料、成本。 器件替换、参数变化、供应链风险、成本变化。 如果公司使用 CIS/数据库物料，建议把数据库字段也固化到快照。
Pin 属性表 pin number、pin name、pin type、net name、no connect 状态。 未连接 pin、电源 pin、复位/下载口、高速接口变化。 比普通 BOM 更能发现“连接关系改变但器件没变”的问题。
ERC 报告 规则编号、对象、位置、严重等级。 新增规则错误、已修复错误、风险趋势。 ERC 的新增项比总数更重要。
层级/页面索引 页名、层级 block、端口、off-page connector。 模块新增/删除、接口变化、跨页连接变化。 用于把底层 netlist 变化归纳成设计模块变化。

Layout：服务器侧转换输出建议

输出物内容用于识别备注
Placement Report RefDes、封装、坐标、旋转、层、锁定状态、高度属性。 器件移动、换层、旋转、关键器件位置变化。 第一期最有价值，尤其是连接器、天线、电源、晶振、传感器。
Net / Route Summary net、线长、层分布、过孔数、线宽、拓扑摘要。 高速/射频/电源网络变化、过孔增加、层切换变化。 不要逐 segment 报告，优先按 net 聚合。
Constraint Report net class、diff pair、spacing、width、length、impedance 约束。 约束放宽/收紧、差分对变化、关键网络规则变化。 约束变化通常比几何微调更值得评审。
DRC Report 规则错误、对象、坐标、严重等级、错误数量。 新增 DRC、已修复 DRC、阻断级制造风险。 关注“新增高严重等级 DRC”。
Board Geometry 板框、固定孔、keepout、height region、mechanical layer。 板框/孔位/禁布区/高度限制变化。 是 ECAD-MCAD 对齐的关键输入。
ODB++ / IPC-2581 制造级完整数据包，包含层、钻孔、网络、元件、几何等。 制造输出变化、钻孔变化、铜皮/阻焊/丝印变化。 适合 release 节点全量校验，不一定适合每次保存都生成。

为什么不建议直接解析 `.dsn/.brd`

  • 格式专有，版本差异和库依赖复杂，逆向解析成本高。
  • 直接二进制 diff 只能说明文件变了，不能说明哪个网络、器件、规则变了。
  • 绕过 EDA 引擎可能与工具授权、数据一致性和审计要求冲突。
  • 解析器一旦漏掉关键语义，会形成“看似自动、实际不可信”的质量风险。

服务器自动化注意事项

  • 服务器应安装与研发团队一致的 Cadence 版本和 hotfix。
  • 导出任务需要独立许可证池，避免影响工程师白天使用。
  • 必须打包完整依赖：symbol library、footprint、padstack、constraint、配置文件。
  • 转换失败要输出可读错误：缺库、许可证不足、文件损坏、版本不兼容。
  • 建议先做夜间批处理，再逐步做准实时触发。

最小可行实现：先做三种对比

优先级对比类型输入产出价值
P1 原理图 netlist + BOM 对比 OrCAD 自动导出的 netlist、BOM、pin 表。 器件变化、连接变化、关键网络变化。 最快发现“改了电路但没写清”的问题。
P1 Layout placement + board geometry 对比 Allegro 自动导出的 placement、板框、孔位、keepout。 关键器件移动、板框/孔位变化、ECAD-MCAD 风险。 最容易减少结构/硬件漏同步。
P2 Constraint + DRC 对比 约束报告、DRC 报告。 约束变化、新增 DRC、已修复 DRC。 对投板质量和设计评审价值高。
推荐结论：工程师电脑上不弹窗、不要求手动导出；后台服务器可以“打开”EDA 引擎做批处理转换，但不打开图形界面、不影响工程师工作。这样既保留 Cadence 原生语义，又能把 AI 所需输入转成稳定、可追溯的结构化格式。

Headless 可行性分级

方式含义适用对象建议
真命令行 不启动图形界面，只调用命令行工具或批处理程序读取设计数据库并输出报告。 Allegro 部分报告抽取、制造数据处理、已有文本中间文件对比。 优先采用，稳定、易调度、适合服务器队列。
EDA 内核批处理 启动 EDA 程序引擎，执行 Tcl/SKILL/脚本，界面不展示或最小化。 OrCAD Capture netlist/BOM 导出，Allegro 更复杂对象导出。 工程上可接受；对工程师无感，但服务器仍需安装工具和许可证。
虚拟桌面自动化 在 Windows VM 中打开 GUI，但通过脚本自动操作，工程师不可见。 没有稳定 headless 接口、只能通过菜单导出的历史版本。 作为兜底，不建议作为长期主路线，维护成本和脆弱性较高。
直接解析二进制 不使用 Cadence 工具，自己读取 `.dsn/.brd` 内部格式。 理论上可研究，工业落地风险高。 不建议。除非厂商提供正式 SDK 或开放格式说明。
05 · Diff Rule Library

Diff 规则库

第一期不要追求全量语义理解，而要优先覆盖最容易造成返工、试产问题和跨专业漏同步的关键变化。

原理图

对象级规则

  • 器件 MPN、Value、封装、供应商、替代料属性变化。
  • 电源 IC、晶振、连接器、ESD、天线匹配网络变化。
  • 电源、复位、下载口、差分、高速网络的连接变化。
  • No Connect、测试点、调试接口和关键电阻配置变化。
  • BOM 成本、生命周期、禁用物料和长交期物料变化。
PCB Layout

物理与规则变化

  • 连接器、天线、晶振、电源、传感器、按键、LED 位置变化。
  • 板框、固定孔、禁布区、层叠、板厚、材料变化。
  • 高速差分线长度、线宽、间距、过孔数、阻抗约束变化。
  • 电源线宽、铜皮、回流路径、热焊盘、地过孔变化。
  • DRC/ERC 结果数量和严重等级变化。
3D 结构

装配与几何变化

  • 装配树、零件版本、材料、重量、质心变化。
  • 外形尺寸、包络盒、孔位、螺柱、卡扣、止口变化。
  • 结构干涉、间隙、运动空间、装配顺序影响。
  • 摄像头、按键、屏幕、连接器、声学孔、天线窗口位置变化。
  • 模具拔模、壁厚、圆角、加强筋和制造约束变化。
跨域风险

最该优先做

  • PCB 板框与结构板框不一致。
  • 连接器移动，但外壳开孔未同步。
  • 结构新增筋位压到主板最高器件。
  • 天线净空区被铜皮、金属件、螺丝或结构件侵入。
  • 散热器、导热垫、屏蔽罩高度变化后未同步热/结构验证。

Change List 分层模型

层级内容示例主要读者
L0 文件变化哪些文件变了main.brd、top_cover.prt 被修改配置管理、项目助理
L1 对象变化CAD 对象发生什么变化J12 坐标移动 0.8mm，U23 MPN 替换工程师、模块负责人
L2 设计意图变化多个对象变化归纳出的设计变化USB-C 接口区域重新布局，电源 Buck 方案替换评审会、项目经理
L3 风险变化对质量、成本、进度、认证的潜在影响可能影响装配间隙、EMC、SI、散热或供应链研发总监、质量、项目管理

结构化 Diff 记录建议

{ "diff_id": "DIFF-20260710-000381", "domain": "PCB", "object_type": "connector", "object_id": "J12", "change_type": "moved", "before": {"x": 34.20, "y": 18.50, "rotation": 90, "layer": "TOP"}, "after": {"x": 35.00, "y": 18.50, "rotation": 90, "layer": "TOP"}, "delta": {"distance_mm": 0.80}, "evidence": { "source_file": "main.brd", "baseline_snapshot": "PJT-A_DVT2_HW_20260709_183010", "current_snapshot": "PJT-A_DVT2_HW_20260710_221730" }, "risk_tags": ["mechanical_interface", "connector_alignment"], "severity": "high", "recommended_action": "确认结构开孔和装配空间是否同步更新" }

噪声过滤逻辑

  • 过滤文件时间戳变化、视图缩放、图纸注释位置微调等低价值变化。
  • 对同一网络的多段线变化做聚合，只报告总长度、过孔数、层切换、约束是否变化。
  • 对同一结构件的多个小面变化做聚合，优先报告包络、孔位、接口、干涉变化。
  • 建立白名单，例如丝印位置微调、非关键标注移动，可默认归档。
  • 建立黑名单，例如天线、电源、高速、连接器、固定孔、板框变化，默认提升优先级。

严重等级建议

  • P0 阻断：ECAD-MCAD 接口不一致、DRC 严重错误新增、结构干涉新增。
  • P1 必须评审：关键器件替换、高速/射频/电源网络变化、固定孔/板框变化。
  • P2 建议关注：普通器件移动、非关键零件材料变化、低风险 DRC 改善。
  • P3 自动归档：注释、丝印、非关键布局微调、无风险属性更新。
06 · AI Layer

AI 的正确用法

AI 应该站在确定性 diff 和规则引擎之后。它擅长把大量细碎变化组织成可读摘要、提出评审问题、关联历史经验，但不应成为唯一事实来源。

变更归纳

把 200 条对象 diff 归并为 8-15 条主题变化，例如“USB-C 接口区域调整”“电源方案替换”“上壳筋位重构”。

风险分类

按 EMC、SI/PI、热、结构装配、可靠性、供应链、成本、认证等维度生成风险标签和置信度。

评审问题

自动生成需要工程师确认的问题，例如“连接器移动后，结构开孔是否同步？”“补偿网络是否重新仿真？”

ECO 草稿

自动生成变更描述、影响范围、验证建议、关联文件和待补充变更原因，减少低价值文书工作。

历史召回

检索历史问题库、试产问题、RMA、测试失败记录，提示“类似改动曾导致什么问题”。

版本对话

支持自然语言问答：“本周硬件有哪些影响结构的变化？”“DVT2 相比 DVT1 风险最高的 5 个变化是什么？”

AI 输出样例

本次变更摘要： 1. 原理图：U12 从 TPS54302 替换为 MP2315，反馈电阻 R34/R35 同步变化，属于电源方案变更。 2. PCB：USB_DP/DM 差分线长度分别增加 8.7mm/8.9mm，长度匹配仍在 0.2mm 内，但过孔数量从 2 个增加到 4 个，建议 SI 复核。 3. 结构：上壳内侧新增加强筋，距离主板最高器件 U8 的最小间隙从 1.4mm 降至 0.6mm，建议结构/硬件联合复核公差。 4. 跨域：J12 连接器坐标向 X+ 方向移动 0.8mm，未发现对应结构开孔变化，建议阻断 ECO 直到确认。
AI 结果必须标注“证据来源”和“置信度”。凡是会影响签核、投板、开模、认证的结论，都应由规则引擎或 CAD 原生报告提供事实依据，由 AI 负责组织表达。

AI 输入输出契约

环节输入输出约束
变更聚类 结构化 diff 列表、对象关系、风险标签。 按主题聚合的 change topics。 不得删除 P0/P1 变化；每个 topic 必须包含 diff_id 列表。
摘要生成 change topics、项目阶段、目标读者、报告模板。 管理层摘要、工程细节摘要、版本对比结论。 禁止编造未出现在 diff 中的变化；不确定处必须标注“需确认”。
风险解释 风险规则命中、历史问题库、设计规范片段。 风险原因、可能影响、建议验证项。 所有规范引用必须带来源；历史相似案例需标注相似依据。
ECO 草稿 摘要、影响范围、文件清单、验证建议。 ECO 描述、影响对象、待补充原因、签核建议。 变更原因通常需要责任工程师确认，不能由 AI 自动最终填写。
07 · Implementation Roadmap

POC 与落地路线

建议先选一个产品线和两个真实项目，不做大平台，不先谈全公司推广。用 8-12 周证明“无感记录 + 可读 change list + 高风险提醒”能产生价值。

阶段 周期 目标 范围 验收指标
第一期 POC 8-12 周 验证自动 change list 可用性。 OrCAD + Allegro + Creo 或 NX 其中一个；覆盖 1 个产品线、2-3 个项目。 关键变化识别率 80%+；摘要生成小于 10 分钟；工程师额外录入接近 0。
第二期工程化 3-6 个月 进入日常研发流程。 接入 PLM/PDM、文件服务器、ECO、企业微信/邮件；扩展规则库。 设计评审采纳率 70%+；高风险变更漏报显著下降；可生成审计记录。
第三期规模化 6-12 个月 形成研发质量雷达。 接入历史问题库、测试、RMA、供应链、成本、认证数据。 能预测高风险变更，自动生成评审包，支撑跨项目知识复用。

POC 推荐范围

  • 原理图器件替换和网络变化识别。
  • PCB 关键器件移动、板框/孔位、高速线变化识别。
  • 3D 零件版本、包络、孔位、干涉变化识别。
  • ECAD-MCAD 连接器/板框/高度限制不一致提醒。
  • 自动生成 HTML/PDF/Excel change list 和 AI 摘要。

POC 不建议做

  • 不建议一开始覆盖所有 CAD 对象和所有项目。
  • 不建议逆向解析 CAD 专有二进制格式。
  • 不建议让 AI 直接读完整 CAD 文件并输出结论。
  • 不建议一开始强绑定复杂流程审批。
  • 不建议用误报率高的规则打扰工程师。

POC 工作包拆解

工作包主要任务交付物负责人建议
WP1 数据盘点 盘点 OrCAD、Allegro、Creo/NX 版本，文件组织方式，PLM/PDM 流程，许可证限制。 数据源清单、文件样本、权限和许可证边界。 CAD 管理员 + IT + 各专业负责人。
WP2 导出器 开发/配置 OrCAD、Allegro、Creo/NX 自动导出脚本，形成统一快照。 4 类 exporter 原型、导出日志、失败重试机制。 EDA/CAD 自动化工程师。
WP3 Diff 引擎 实现对象匹配、属性比较、坐标比较、网络拓扑比较、装配树比较。 结构化 diff JSON、严重等级初版规则。 软件/数据工程师 + 领域专家。
WP4 风险规则 定义关键器件、关键网络、结构接口、天线/散热/固定孔等高风险规则。 第一版规则库、误报/漏报评估表。 硬件专家 + 结构专家 + 质量工程师。
WP5 AI 报告 设计 prompt、模板、证据引用格式和报告页面。 HTML/PDF/Excel 报告、ECO 草稿样例。 AI/数据团队 + PMO。
WP6 试运行 选择真实项目跑 2-4 周，收集工程师反馈和评审采纳率。 POC 复盘、价值评估、二期需求清单。 研发平台主管。
08 · Buy vs Build

买与自研策略

不要全部自研，也不要指望买一个产品直接解决。最合理的路径是：CAD 数据导出和部分比较能力尽量复用官方/商业工具，统一 change list 平台和 AI 层自研。

模块建议策略原因
文件监听与快照自研与企业文件服务器、PLM、权限、项目结构强相关，定制价值高。
OrCAD/Allegro 数据导出官方 API/脚本优先Cadence 格式复杂，使用 Tcl/Tk、SKILL、批处理报告更稳妥。
PCB 制造数据比较商业工具 + 自研解析结合ODB++、IPC-2581、Gerber 可作为中间层，但对象语义仍需映射。
Creo/NX 几何比较商业 CAD compare + STEP/JT 辅助几何比较复杂，直接自研 B-rep diff 成本高。
PLM/PDM 集成对接现有系统Windchill、Teamcenter、Aras 等适合作为版本和流程主干。
AI 摘要与风险解释自研需要结合公司产品、历史问题、评审习惯和质量标准。
建议决策

把该系统定位为“设计变更智能层”，不是 CAD 工具替代品，也不是 PLM 替代品。它在 CAD 和 PLM 之间补齐事实型 change list，并将变更证据转化为评审语言。

09 · Risk & Governance

风险与治理

系统成功的关键不是模型多强，而是可信度、低打扰、可追溯和与流程的边界清晰。

实施风险

  • 误报太多，工程师很快忽略系统提醒。
  • 自动导出影响 CAD 性能或打断工程师工作。
  • CAD 许可证不允许后台批量调用，需提前确认。
  • ECAD/MCAD/PLM 编号体系不一致，导致跨域映射困难。
  • AI 摘要缺少证据链，评审人员不信任。

治理建议

  • 提醒分级：普通记录、需关注、阻断级风险。
  • 所有 AI 结论必须可点击回原始 diff 证据。
  • 先旁路运行 1-2 个版本周期，再决定是否进入强流程。
  • 建立关键对象库：连接器、天线、电源、结构接口、固定孔。
  • 用历史问题训练规则优先级，而不是单纯堆规则数量。

建议组织分工

角色职责
研发总监/平台主管定义目标、选择试点项目、推动跨专业协同。
硬件专家定义原理图和 PCB 高风险规则，评估误报/漏报。
结构专家定义装配、干涉、孔位、外观件和模具相关规则。
EDA/CAD 管理员负责 OrCAD、Allegro、Creo、NX 的脚本、导出和许可证边界。
PLM/IT 团队负责文件权限、版本、账号、审计、数据安全和系统集成。
AI/数据团队负责 diff 数据模型、RAG、摘要模板、风险分类和历史问题检索。
10 · References

参考资料

以下资料用于支撑工具链、数据格式、PLM/PDM 和 CAD 版本控制方向判断。正式立项时，还需要向 Cadence、PTC、Siemens 确认具体版本的 API、批处理能力和许可证条款。